Diagramma a blocchi del core CPU della prossima APU Zen di AMD

E' on line il diagramma a blocchi relativo a uno dei core CPU della APU AMD di nuova generazione il cui nome in codice è Zen: lo schema, che rappresenta evidentemente il risultato di un leak essendo le APU Zen non ancora annunciate da AMD, è posizionato accanto a quello di un core realizzato in accordo all'architettura Bulldozer.

Osservando il grafico è evidente che il core CPU progettato in accordo all'architettuera Zen prevede l'integrazione dei blocchi di fetch, decode e integer a struttura monolitica, mentre resta tale, nel passaggio da Bulldozer a Zen, l'unità FP (floating point), dedicata ai calcoli in virgola mobile.

[Immagine ad alta risoluzione]

Ogni unità integer Zen alimenta 6 pipeline, in contrapposizione alle 4 di cui dispone ciascuna delle due unità integer Bulldozer. Inoltre, il core Zen include due blocchi FMAC (Fused Multiply Accumulate) a 256-bit mentre quello Bulldozer supporta altrettante unità ma a 128-bit. Non si riscontrano invece differenze sulla numerosità delle unità MMX, che sono disponibili in numero pari a 1 in entrambi i casi.

Un'altra significativa differenza è rappresenta dalla memoria cache di secondo livello o L2 che nel caso del core Bulldozer è condivisa e pari a circa 2MB mentre con il core Zen è dedicata, sebbene abbia una dimensione inferiore (dell'ordine di 512KB per fissare le idee): si tratta di un approccio che ricorda quello di Intel con i processori Haswell, che hanno tipicamente una cache L2 da 256KB per core.

Le APU Zen saranno prodotte con il nodo a 14nm in contrapposizione a quello a 32nm dei Bulldozer.

• Source
• Commenti
• Comments